北大团队发布1纳米级铁电晶体管成果:低电压存算一体路线或为芯片发展开辟新空间

问题:先进制程高度依赖特定装备路线,算力能耗压力持续抬升 长期以来,全球集成电路产业主要沿硅基器件“持续微缩”的路径演进,先进工艺对高端光刻等关键装备依赖度较高,产业链技术与供给上呈现较强集中;受外部环境变化影响,先进制造环节的设备、工艺与配套材料获取不确定性增加,客观上加大了我国在高端芯片制造上的压力。另外,人工智能、大数据等推动算力需求快速增长,传统“存储与计算分离”的体系架构数据搬运环节带来额外延时与能耗,算力基础设施能耗上升、成本走高,成为制约产业更扩张的现实问题。 原因:从“单纯做小”转向“材料+架构”协同创新成为重要方向 业内普遍认为,当器件尺寸逼近物理与工艺边界,仅靠线宽缩小带来的边际收益不断下降,需要通过新材料、新器件结构与新架构寻找突破。北京大学邱晨光团队公布的1纳米铁电晶体管对应的成果——核心在于引入铁电材料特性——通过极化状态调控,将器件开关与信息保持能力结合起来,使器件在低电压下仍能保持较好的工作特性,并进一步面向“存算一体”开展探索。该路线的意义不在于对既有硅基工艺的简单替代,而在于提供一条不同于传统先进制程的技术选项:以材料体系与器件机制创新,降低对单一路线关键装备的刚性依赖,同时为减少计算系统的数据搬运开销提供可能。 影响:低功耗与存算融合或重塑算力芯片评价体系与产业分工 一是能效改善预期更明确。团队披露的信息显示,器件可在更低电压下运行,能耗相较传统路径具备明显下降空间。若在数据中心、边缘计算等高负载场景实现规模化应用,有望缓解算力增长与能耗约束之间的矛盾,为绿色低碳转型提供硬件支撑。 二是架构层面引入新变量。传统冯·诺依曼架构中,计算与存储分离导致“内存墙”问题突出。铁电晶体管的特性使其具备在器件层面承载一定存储功能的潜力,为“边存边算”提供实现基础。对大模型训练与推理等数据密集型任务而言,若能减少数据在处理器与存储器之间的频繁搬运,将有望提升系统吞吐与能效比,并影响未来算力芯片的设计思路。 三是产业链竞争维度更趋多元。过去先进制造主要围绕既定硅基工艺路线展开,装备、材料与工艺平台的主导权对产业格局影响显著。若新器件路线取得工程化突破,可能带来专利布局、标准体系与生态建设的新一轮竞争窗口。对我国而言,这类方向既是科研前沿的重要突破口,也为产业链提升自主能力提供了新的抓手。 对策:推动从实验室到产业化的系统工程,强化链条协同与应用牵引 从产业规律看,新器件从论文与样机走向规模制造,需要材料一致性、工艺窗口、良率爬坡、可靠性验证、设计工具适配与系统级验证等完整工程体系支撑。下一步可从以下上发力: 其一,强化基础研究与工程化联动。围绕铁电材料体系、界面缺陷控制、器件一致性与可靠性等关键问题,建立跨学科联合攻关机制,提高从“可实现”到“可制造、可量产”的转化效率。 其二,推动产学研用协同。依托国内装备与工艺能力,基于原子层沉积等成熟工艺平台开展工艺整合与试产验证,沉淀可复用的工艺模块与设计规则,同时在知识产权布局上形成更系统的保护与合作策略。 其三,以应用场景牵引生态构建。优先在能效敏感、算力密度要求高的场景开展验证,如数据中心加速、边缘端智能、特定行业推理等,形成可量化的示范效果,带动软件栈、编译工具与系统架构配套完善,降低新路线导入成本。 前景:新路线仍需时间检验,但“多路径并进”将提升产业韧性 需要看到,任何可能带来代际变化的器件技术都面临工程化与产业化的长周期挑战,尤其在大规模集成、良率、可靠性与成本等仍需持续迭代。同时,硅基工艺仍将长期存在并继续演进,新器件路线更可能先在特定场景落地,并与现有体系形成互补。总体来看,此次成果释放的信号在于:面对全球半导体竞争,我国正通过材料、器件与架构的多维创新拓展技术空间,以多路径并进降低外部不确定性对产业发展的影响,增强供应链韧性与自主能力。

从“卡脖子”到“换道超车”,我国半导体产业的突破不仅表明了自主创新能力,也提示了一个清晰趋势:只有掌握核心关键技术,才能在竞争中获得更多主动权。该成果为全球半导体产业提供了新的技术思路,其影响将随着后续工程化与产业化进展逐步显现。