当前全球数字经济发展面临的核心挑战之一，是传统计算架构日益凸显的"能耗墙"问题。
据统计，全球数据中心年耗电量已超过2000亿千瓦时，其中超过60%能耗用于处理器与内存间的数据搬运。
这种"存储墙"效应严重制约了计算设备的性能提升与规模化应用。
针对这一世界性难题，由意大利米兰理工大学领衔的国际科研团队另辟蹊径，开创性地将模拟计算与内存计算技术深度融合。
研究团队突破传统冯·诺依曼架构限制，设计出全集成模拟加速器芯片。
该芯片采用标准CMOS工艺制造，集成两个64×64可编程电阻存储器阵列，通过网格化排列存储单元，实现了计算与存储的物理统一。
技术原理显示，这种创新架构的关键突破在于三点：首先，采用静态随机存取存储器技术与集成电阻结合，实现多级可编程电阻；其次，内置运算放大器与模数转换器等模拟处理元件，形成完整的片上计算系统；最重要的是，通过优化数据路径，使复杂计算任务能在存储结构内部直接完成，彻底规避了数据往返搬运的能耗损失。
实测数据证实，相比传统数字芯片，新型芯片在保持同等计算精度的前提下，能耗降低达40%以上，运算速度提升约35%，芯片面积缩小近30%。
这种"三优"特性使其特别适合需要实时处理海量数据的应用场景，如自动驾驶的环境感知、金融市场的实时风控等时效性要求高的领域。
业内专家指出，这项研究的战略价值不仅在于单项技术突破，更开创了"计算即存储"的新范式。
米兰理工大学项目负责人表示，团队正积极推进技术产业化，重点布局智能终端、边缘计算等应用场景。
值得注意的是，该研究汇集了欧美多国顶尖机构的科研力量，体现了全球科技合作在攻克共性技术难题中的重要作用。
从产业发展视角看，这项突破恰逢全球半导体产业转型关键期。
随着欧盟"数字十年"计划、美国"芯片法案"等重大战略实施，高效能计算芯片已成为各国科技竞争的焦点领域。
此次研究成果为破解"后摩尔时代"的性能瓶颈提供了新思路，或将重塑未来芯片技术路线图。
算力竞争的下半场，不仅比拼“算得更快”，更考验“算得更省”。
以减少数据搬运为核心的存算融合与模拟计算探索，为破解性能与能耗之间的结构性矛盾提供了新解法。
未来这一方向能否从实验室走向规模应用，关键在于工程化验证、生态适配与场景牵引的协同推进；在绿色低碳成为发展共识的背景下，每一次能效跃迁都可能成为数字基础设施升级的重要支点。