咱们聊聊三星电子和SK海力士，这两家公司为了抢HBM4这块蛋糕，现在那是打得不可开交。谁先把HBM4的技术难关给迈过去，谁就能赢。HBM4这东西不好弄，它的I/O接口数量比之前翻了一倍，直接飙到了2048个。虽然带宽是上去了，但信号干扰的问题也跟着来了，而且底层的逻辑芯片想给上面的DRAM层供电，这活儿随着密度变大越来越难办。 现在SK海力士找到了新路子。他们打算在DRAM的物理结构上动手脚，把部分上层DRAM的厚度给加了一点，这样结构能更稳；顺便还把DRAM层之间的距离给缩了一缩，这样在总厚度不变的前提下，供电效率能蹭蹭往上涨。这一手下来，数据传输的速度能更快，能耗也能下来不少，这对HBM4的商业化应用很有帮助。 不过这世上哪有十全十美的事儿？层间距变小了，模塑底部填充材料（MUF）就更难打进去了，填不均匀很容易出废品。好在SK海力士也不是吃素的，他们正琢磨着新的封装技术。通过优化材料流动的路数和固化工艺，既保住了生产的良率，又能把层间封装做得更精细。内部测试的数据显示这招挺管用。要是这新技术真能用起来，SK海力士不用花大钱改生产线就能跨过这道坎儿。 说白了就是把间距缩小带来的供电优势直接转成产品性能上的硬实力。这波技术革新可能会让高带宽存储芯片的标准发生大变化。