量子计算作为颠覆性技术，其发展面临的核心瓶颈在于量子比特的脆弱性。
由于环境噪声和操作误差的干扰，未经纠错的量子系统难以维持稳定运行。
表面码作为当前最成熟的纠错方案，虽能通过增加物理比特数量（码距）降低逻辑错误率，但传统技术路线存在"纠错成本高于收益"的困境——当物理比特原始错误率过高时，扩大码距反而会导致"越纠越错"。
研究团队指出，泄漏错误是制约纠错效能的关键因素。
这种使量子比特脱离计算能级的错误类型，会随着系统规模扩大形成累积效应。
国际学界普遍认为，只有将系统整体精度提升至"纠错阈值"以下，才能实现真正的正向纠错收益。
2025年谷歌团队虽在码距7表面码上突破阈值，但其直流脉冲技术存在架构约束强、低温布线复杂等局限性。
中国科大团队创新性地提出全微波量子态泄漏抑制架构，在保持"祖冲之3.2号"处理器原有高精度门操作和长相干时间优势基础上，成功实现码距7表面码的逻辑比特稳定控制。
实验数据显示，该系统逻辑错误率随码距增加呈显著下降趋势，错误抑制因子达1.4，标志着我国成为全球少数掌握"低于阈值"纠错技术的国家。
技术路径的突破性在于：全微波架构利用频分复用特性，大幅降低了硬件资源消耗。
与需要单独控制线路的传统方案相比，新方法在百万比特级扩展时，可减少90%以上的控制线数量，显著提升系统可扩展性。
该成果不仅验证了表面码方案在大规模量子处理器上的可行性，更开辟了一条具有中国特色的技术发展路径。
前瞻分析表明，此次突破使我国在量子纠错领域实现从"跟跑"到"并跑"的关键跨越。
据测算，采用全微波控制方案的下一代处理器，有望在3-5年内实现千比特级逻辑量子比特的容错操控，为金融建模、药物研发等领域的量子应用提供算力支撑。
中国科学院院士潘建伟表示，团队正着手构建集成度更高的"祖冲之4.0"系统，进一步探索量子纠错与实用化计算的衔接路径。
量子计算的产业化道路，既是科学问题的突破，也是工程体系的长跑。
此次在纠错阈值之下实现“越纠越对”，为我国推进容错量子计算提供了更坚实的技术支点。
面向未来，唯有在核心器件、控制架构与系统集成上持续形成可验证、可复制、可扩展的方案，才能把阶段性优势转化为面向应用的长期能力，在新一轮科技竞争中赢得更主动的战略空间。