（问题）随着生成式人工智能、科学计算以及大模型训练与推理需求迅速增长，数据中心建设正从单纯追求“算力规模扩张”，转向同时重视能效与互连效率；千卡乃至万卡级集群中，芯片算力提升往往伴随功耗上升、互连瓶颈加剧以及内存带宽压力增大。如何在机房电力与散热条件有限的情况下，实现更高计算密度、更低通信时延和更好的每瓦性能，已成为产业必须面对的问题。 （原因）业内普遍认为，先进制程带来的晶体管密度提升仍是性能增长的重要驱动，但仅靠制程微缩已难以满足系统级需求：一上，算力单元、HBM等高带宽内存及高速I/O对封装互连提出更高要求；另一方面，芯片规模扩大也带来信号完整性、功耗与良率等挑战。因此，先进封装与三维集成被视为提升系统性能与能效的关键路径，通过缩短互连距离、提高布线密度与带宽，缓解“算力—带宽—互连”之间的结构性矛盾。 （影响）鉴于此，博通宣布开始交付业界首款基于其3.5D eXtreme Dimension System in Package（XDSiP）平台构建的2纳米定制计算系统级芯片。据介绍，该3.5D方案结合2.5D封装与面对面（F2F）三维集成思路，面向下一代XPU架构，强调更高信号密度、更低时延与更优能效，以支撑千兆瓦级AI集群的大规模计算需求。博通表示，XDSiP平台可紧凑形态内实现计算、内存与网络I/O的相对独立扩展，为高效、低功耗的大规模部署提供系统设计空间。 首批交付对象为富士通。博通对应的负责人表示，向富士通交付首款3.5D定制计算SoC，说明了其在高复杂度XPU交付上的执行能力与创新能力。富士通上指出，将2纳米工艺与面对面三维集成结合，有望带来更高计算密度与更佳能源效率，对下一代AI与高性能计算至关重要，并将为其FUJITSU-MONAKA计划提供支撑。业内人士认为，大模型与HPC加速融合的趋势下，芯片企业与系统厂商围绕“定制化、系统级优化”的协作正在加深，推动产业从通用堆叠走向面向特定工作负载的架构与封装协同设计。 （对策）从落地角度看，先进封装要转化为可规模交付的产品，还需要在设计方法学、热管理、供电网络、测试以及可靠性各上形成完善配套。对芯片供应商而言，应加强“制程—封装—架构—软件栈”的协同，围绕AI训练、推理与数据中心网络形态做系统级优化，以降低集群总体拥有成本。对终端客户与云计算运营方而言，则需结合电力预算、散热条件与网络拓扑，评估新一代XPU在单位能耗产出、部署密度与业务弹性上的收益，并提前规划供应链与产能节奏，降低代际切换带来的交付波动。 （前景）博通表示，自2024年推出3.5D XDSiP平台以来，其能力已扩展至覆盖更广泛的客户群，相关XPU预计将于2026年下半年开始发货。多方信息显示，未来一段时间AI基础设施的竞争将从单点算力比拼，转向系统工程能力的综合较量，包括芯片内部互连、封装形态、内存层级、网络I/O，以及机架级功率与散热的协同优化。随着大模型训练规模持续上升、推理需求走向实时化与边缘化，具备高带宽、低时延与可扩展封装能力的定制芯片方案，可能在数据中心迭代中扮演更关键的角色。同时，能效指标与可持续发展要求也将继续抬高门槛，推动产业在材料、工艺与系统设计上持续创新。
芯片技术的每一次突破都会对信息产业带来深远影响。博通推出的3.5D XDSiP平台，不仅是封装与集成层面的新进展，也是在AI时代对算力、能效与互连需求的一次系统性回应。当前AI产业进入加速期，计算能力、能源效率与成本控制正在成为竞争的关键。随着该技术逐步成熟并规模化应用，有望为AI产业的长期可持续发展提供更扎实的硬件支撑，也预示着未来芯片设计将更强调集成度、能效与工程创新的协同统一。