（问题）随着高算力需求持续增长，芯片能耗与散热正成为制约数据中心、边缘终端和移动设备性能提升的关键瓶颈；铁电晶体管因具备非易失特性以及低电压开关的潜力，被视为后摩尔时代的重要器件方向之一。但实际应用中，铁电晶体管往往需要较高逻辑电压才能实现极化翻转——能耗偏高——工程化落地进展因此受限。 （原因）铁电晶体管之所以难以摆脱高电压、高能耗，一个重要原因在于器件尺度进入纳米阶段后，电场对铁电层极化状态的调控效率受到栅极结构、界面质量和电场分布等因素影响。仅依靠材料本体改良，往往难以同时满足开关可靠性与低功耗要求。如何在更小尺度上实现对极化翻转的精准驱动，成为提升能效的关键。 （影响）北京大学电子学院团队从器件结构入手，通过纳米尺度栅极工程提升电场利用效率，将晶体管物理栅长缩短至1纳米，使铁电极化在更低驱动电压下实现有效翻转。团队介绍，在完成同等逻辑切换任务时，新器件能耗相比国际同类先进水平继续降低，可降至原有水平约十分之一，同时将工作电压推进到毫伏量级、功耗降低到微瓦量级。有关成果于2月23日在线发表于《科学·进展》。专家指出，该进展为高算力、低功耗器件提供了一条可验证的新路径，有望为面向人工智能应用的下一代芯片在“性能提升与能耗约束”之间提供新的平衡点。 从应用端看，能效提升将带来“双重收益”：一上，相同功耗预算下，可支持更高的晶体管集成密度与更强的计算能力，提高算力密度；另一上，相同算力目标下，可降低散热与供电压力，减少系统级能耗，延长电池供电设备续航并降低数据中心运行成本。随着绿色低碳要求提升，高能效器件的价值也将进一步延伸到能源消耗与碳排放管理层面。 （对策）从实验室样机走向产业化仍需跨过多道关口。业界普遍认为，超短栅器件在长期可靠性、界面稳定性、波动与缺陷控制各上要求更高，同时还需与主流硅基工艺体系衔接，才能进入规模化制造。团队表示，正与产业链伙伴协同攻关，围绕栅极材料选择、刻蚀与沉积工艺窗口、界面工程等方向继续优化，并探索与CMOS工艺的兼容路径。 （前景）团队提出的阶段性目标是，力争未来三年内推动样品线宽向5纳米量级演进，并在可制造性与一致性上形成更可复用的工艺方案。业内人士认为，若后续在可靠性验证与工艺集成上取得实质进展，铁电晶体管有望从“验证性器件”走向系统级应用的关键组件，为高性能计算、智能终端与边缘节点提供更具竞争力的能效方案，并在绿色算力基础设施建设中发挥更大作用。
在全球科技竞争加速的背景下，基础研究的突破常常孕育产业变革的机会。这项成果不仅展示了我国科研团队在关键核心技术上的持续攻关能力，也为半导体关键器件的自主发展提供了新的技术思路。下一步，如何加快从实验室验证走向工艺集成与规模制造，将成为产学研共同需要解决的重要课题。