随着大算力的兴起，先进封装技术已不再是可有可无的工艺，而是成了HPC、AI等高端应用的标配。2025年，全球封装测试行业的产值被推高到了历史新高，达3332亿元。这一年，台积电的先进封装营收预计约为130亿美元，且占据了市场领头羊的位置。CoWoS这种组合方式的产能甚至出现了供不应求的局面。在HPC和AI的推动下，RDL、Bump、TSV这些工艺变得越来越重要。过去CPU、GPU的性能提升主要靠制程进步，但随着摩尔定律放缓，单靠缩小尺寸已很难突破功耗和内存的限制。芯粒多芯片集成封装技术让高算力芯片能突破单芯片的限制。英伟达的Hopper和Blackwell系列，以及博通的一些AI芯片都用上了2.5D/3DIC的方案。目前CoWoS及配套测试环节的价值量已经接近先进制程制造环节。根据Yole的数据，从2022年到2024年基于硅转接板的2.5D产品的封测成本逐年变化：2022年207.5美元/颗、2023年207.5美元/颗、2024年206.3美元/颗。按照每片晶圆对应25至40颗芯片计算，封测价格就达到了5150美元至8300美元。 面板级封装与玻璃基板有望成为重要技术分支。传统圆形硅晶圆上的芯片是矩形的，面积利用率不到80%。面板级封装用矩形玻璃或有机面板替代圆形晶圆后，能提升封装面积利用率和产能效率。未来它可能会取代FOWLP、WLCSP和QFN封装。玻璃基板因为机械稳定性好、热膨胀系数低，能支持更精细的布线与通孔，被看作潜在的硅中介层替代者。虽然目前还存在一些技术难题，但行业头部企业都在积极布局。 CPO技术让光电转换发生在芯片附近大幅缩短了高速电信号传输距离，从而实现了功耗降低和带宽密度提升。针对Scale-out扩展，英伟达在2025年推出的Quantum-X采用了可插拔架构。TSMC将紧凑型通用光子引擎（COUPE）整合至CoWoS平台，还用SoIC技术实现了EIC与PIC的异质整合。 在高集成架构下，本土厂商开始崭露头角。前道供给突破给先进封装提出了更高需求。 中国本土OSAT厂商维持着高成长态势整体市占率已超过30%。 全球OSAT厂商CR10超过80%的份额中属于头部企业。 OSAT行业规模在2025年创造了历史新高。 OSAT行业产值在2025年延续复苏态势不断推高。 2025年台积电先进封装营收约为130亿美元。 2026年封装测试行业投资策略报告发布。 2025年全球OSAT行业营收合计3332亿元。 2025年全球OSAT行业营收同比增长9.9%。 2025年先进封装重要性提升成为提升系统性能的关键路径。 2026年封装测试行业投资策略（半导体中游系列研究）报告指出先进封装大时代本土厂商崭露头角（附下载）。 HBM+CoWoS组合成为AI算力芯片标配带动2.5D/3D等先进封装需求激增尤其是CoWoS相关产能供不应求。 2024年基于硅转接板的2.5D产品单颗封测成本约为206.3美元/颗其产品中单片晶圆对应的芯片颗数通常为25~40颗按照上述价格测算则对应封测价格为5150美元~8300美元/片。 Fan-out/Fan-InPLP有望取代FOWLP、WLCSP和QFN封装。 未来由于大尺寸面板带来的成本效益（Fan-out/Fan-In）PLP或取代FOWLP、WLCSP和QFN封装。 英伟达在2025年推出Quantum-X采用可插拔架构今年新一代Quantum115.2T预计显著提升散热性能与带宽。 英伟达最主要的Hopper和Blackwell系列AI GPU均使用2.5D/3DIC的技术方案。 博通公司最主要的AI芯片也使用了2.5D/3DIC的技术方案。 芯粒多芯片集成封装技术能够突破单芯片集成下加工尺寸、功耗墙、内存墙等限制持续提升芯片系统性能是后摩尔时代持续发展高算力芯片的有效方式。 芯粒多芯片集成封装及配套的测试环节已进入高算力芯片制造产业的价值链高端一定程度上重构了集成电路制造产业链的价值分布。 传统封装主要功能是半导体保护尺寸放大和电连接通过打线等方法将芯片与外部电路连接起来并提供机械保护和散热。 先进封装在传统封装的基础上增加了提高功能密度缩短互联长度进行系统改造的功能可在不依赖于芯片制造工艺突破的情况下增加产品集成度及功能多样化。 摩尔定律放缓的背景下先进封装不仅是半导体制造的关键后制工艺也是持续提升半导体性能满足下游产业复杂应用需求的核心技术路径。 传统基于铜互连的可插拔光模块在带宽密度和能效上已逼近极限信号在PCB上传输超过几厘米就会产生显著损耗迫使设计者寻找更高效连接方式。 CPO技术将光引擎直接集成至封装边缘使光电转换发生在芯片附近大幅缩短高速电信号传输距离相比传统方案可实现功耗降低同时提升带宽密度与信号完整性。 前道供给突破对先进封装提出更高需求。 传统封装以圆形硅晶圆为基础但芯片多为矩形在硅片上面积利用率不足80%面板级封装（PLP）有望大幅提升生产效率其通过采用矩形玻璃或有机面板替代圆形晶圆以提升封装面积利用率与产能效率并缓解光罩尺寸与晶圆几何限制。 过去CPU、GPU、AI芯片、FPGA等高算力芯片的性能提升主要依靠晶圆制造技术的进步随着摩尔定律逼近极限通过制程推进持续提升芯片性能的难度快速增加。 芯粒多芯片集成封装技术能够突破单芯片集成下加工尺寸、功耗墙、内存墙等限制可以持续提升芯片系统的性能是后摩尔时代持续发展高算力芯片的有效方式比如英伟达最主要的Hopper和Blackwell系列AI GPU以及博通公司最主要的AI芯片均使用2.5D/3DIC的技术方案。 芯粒多芯片集成封装及配套的测试环节也已进入高算力芯片制造产业的价值链高端一定程度上重构了集成电路制造产业链的价值分布目前较为主流的高算力芯片的成本结构中CoWoS及配套测试环节的合计价值量已经接近先进制程芯片制造环节根据Yole数据2022-2024年基于硅转接板的2.5D产品的单颗封测成本约为207.5/207.5/206.3美元/颗其产品中单片晶圆对应的芯片颗数通常为25~40颗按照上述价格测算则对应封测价格为5150美元~8300美元/片。 未来由于大尺寸面板带来的成本效益（Fan-out/Fan-In）PLP或取代FOWLP（扇出晶圆级封装）、WLCSP（晶圆级