瞄准AI算力“内存瓶颈” 英特尔拟携手Saimemory以ZAM技术重返DRAM赛道

问题——高速内存短缺与能耗压力成为AI基础设施的关键瓶颈;当前,全球人工智能算力建设持续加速,训练与推理对带宽、容量和时延的要求不断提高,高速内存已从“配套器件”转变为影响系统性能与成本的核心因素之一。此外,内存扩产周期长、制造与封装门槛高,再加上数据中心电力与散热约束趋紧,行业普遍面临“买得到、用得起、耗得起”的现实压力。 原因——需求快速增长叠加技术路线集中,促使厂商寻找替代方案。业内观察显示,当前主流高带宽内存HBMAI加速系统中处于关键位置,但在产能爬坡、封装复杂度、成本与功耗等压力明显。因此,英特尔计划重返阔别多年的DRAM市场,被视为在AI时代寻求新的技术突破与产业影响力。公开信息显示,英特尔拟与软银旗下子公司Saimemory开展深度合作,共同推进名为ZAM(Z-angle memory)的下一代内存构想,通过结构与互连创新,尝试在容量与能效上形成差异化。 影响——若关键指标落地,或推动数据中心“性能—能耗—成本”的再平衡。据称,ZAM单芯片最高容量可达512GB,并提出相较HBM功耗下降约40%至50%的目标。若上述指标在可制造、可量产条件下成立,可能带来三上影响:一是提高单卡或单节点的有效容量与带宽供给,缓解模型规模增长带来的“内存墙”;二是降低系统运行电力与散热负担,为超大规模集群扩容腾出能耗空间;三是为内存供应链引入新的技术路线与潜在供给来源,提升市场弹性、缓解阶段性瓶颈。但也需看到,内存产品从实验室指标走向工程化落地,往往还要在良率、寿命、可靠性、成本与软件适配等维度接受持续验证。 对策——以封装与互连为抓手,优先解决“可制造性”和“生态接受度”。从已披露的技术要点看,ZAM强调通过交错互连拓扑与“Z”形布线优化堆叠布局,并结合铜—铜混合键合实现层间高效连接,形成接近一体化硅块的结构;同时提出无电容设计,并利用英特尔既有的EMIB(嵌入式多芯片互连桥接)实现与计算芯片的高效连接,力图在提升密度、降低热阻与简化流程之间取得平衡。对英特尔而言,该路线也体现其希望将先进封装、芯片堆叠等能力转化为产品竞争力。下一步关键在于:其一,围绕工艺、测试与供应链建设推进可量产方案,明确成本曲线与产能规划;其二,与服务器、加速卡及系统厂商协同,尽早形成接口规范、验证平台与整机级评测;其三,针对数据中心运维关注点,提供能耗、可靠性与可维护性数据支撑,缩短导入周期。 前景——技术变量可能出现,但最终影响取决于“谁采用”。历史上,英特尔曾参与DRAM市场竞争,后在上世纪80年代中期退出。如今重返赛道,既是对AI基础设施新需求的回应,也是一场对制造能力、产业协同与市场策略的综合考验。业内普遍认为,ZAM能否改变竞争格局,取决于两道门槛:一是工程化与量产能力,能否在良率与成本上与现有方案具备可比性;二是生态牵引能力,能否获得头部芯片与系统厂商在关键产品线中采用并形成规模效应。若能进入主流供应链,其影响将延伸至数据中心建设节奏与整机设计;若推进不顺,则可能更多停留在示范或特定场景应用。

半导体技术迭代从未停歇。英特尔此次战略回归——既是对市场机会的回应——也是在AI时代对自身创新与落地能力的一次检验。在数字经济加速推进的背景下,内存技术的每一次突破都可能重塑算力系统的上限。由AI驱动的新一轮产业变革仍在展开,传统巨头与新兴力量的竞逐也将持续升级。