问题—— 随着算力需求持续增长和能耗限制日益严格，如何更低功耗下实现高密度存储和高效计算成为新型信息器件研发的关键方向。忆阻器因其“存算一体”潜力，被认为是突破传统冯·诺依曼架构数据搬运瓶颈的重要器件。然而，目前主流的氧化物基忆阻器大多采用“丝状电阻开关”机制，即通过氧化物内部导电细丝的生长与断裂实现电阻态变化。这种机制存在随机性，导致器件间及同一器件不同循环间的一致性和可重复性不足，影响计算精度和工程化可靠性，限制了其在类脑计算等需要线性、可控权重调制的场景中的应用。 原因—— 研究人员指出，丝状开关的随机性源于导电通道形成位置、形貌及演化过程的不确定性，而材料缺陷分布和局部热效应会继续加剧波动。剑桥大学团队尝试改变传统机制，将电阻态调控从氧化物体内转移至界面处，通过调控界面能垒实现电导的连续变化。为此，团队在氧化铪体系中引入锶和钛，采用两步沉积法形成p型Hf(Sr,Ti)O2薄膜，并与n型氮氧化钛层构建pn异质界面。这个结构使电导变化主要由界面势垒高度调制驱动，减少了随机细丝生成带来的离散性，从而实现了更平滑、可预测的开关行为。 影响—— 实验结果显示，该器件在低电流（低至10^-8安培量级）下即可实现状态切换；在可靠性上，保持时间超过10^5秒，耐久性超过5万次脉冲切换循环。更不容忽视的是，团队使用1.0伏脉冲（与生物神经信号幅值相近），在数百个电导水平上实现了超过50倍的电导调制范围，且未出现明显饱和。这表明该忆阻器不仅能用于二值存储，还能通过多级电导表征权重，满足神经形态计算对模拟突触可塑性的需求。 从产业角度看，低电流和低电压特性有助于降低阵列级能耗和散热压力，缓解先进工艺中互连与供电的系统级挑战。此外，基于忆阻器的神经形态系统有望显著降低计算功耗，为终端侧智能和边缘计算等受电池和体积限制的应用提供新可能。 对策—— 业内人士认为，忆阻器从实验室走向大规模应用需系统性推进材料、工艺和电路协同优化。具体包括： 1. 加强机理验证与统计评估，针对界面势垒调制的稳定性、温度敏感性、器件离散度等关键指标开展大样本测试； 2. 评估与标准半导体工艺的兼容性，重点关注薄膜沉积窗口、缺陷控制和良率管理； 3. 推进阵列级集成验证，解决写入扰动、读写窗口、噪声累积等实际问题； 4. 建立统一测试基准，将保持时间、耐久性、能耗、线性度等指标纳入评价框架，提升工程决策效率。 前景—— 该研究通过“界面开关”机制为氧化铪忆阻器提供了新设计范式：利用pn异质界面实现更低电流、更高一致性及多电导态调制能力，有望解决丝状机制的随机性问题。未来需验证其在更大规模阵列中的均匀性和稳定性，以及在复杂训练任务中的计算精度优势。随着低功耗计算需求增长，面向存算一体和类脑计算的器件创新将加速发展，“可控性”与“可制造性”将成为竞争核心。
新型器件的突破往往不是简单替代旧体系，而是对关键问题的重新拆解。界面型忆阻器将开关行为从随机细丝转向可控界面调制，展现了材料、工艺与器件机制的协同创新价值。未来需在可靠性、规模化和系统协同上持续攻关——将实验成果转化为产业能力——推动低功耗计算从概念走向实际应用。