当前AI应用快速扩展，数据中心对训练和推理算力的需求持续增长，但算力基础设施面临性能、能耗和成本的三重压力；先进制程推进放缓、制造成本上升，单纯依靠缩小制程提升性能的效果在递减。同时大模型对带宽、互连和内存访问效率的要求大幅提高，传统平面集成方式在数据搬运效率和功耗控制上都显得力不从心。在这样的背景下，通过封装和系统级协同来提升综合算力成为了芯片产业的关键突破口。 博通近期宣布已将3.5D/3D堆叠设计推进至实质性商用阶段。该方案将两块芯片裸片紧密堆叠，缩短数据传输路径，提升芯片间通信效率，在更低能耗下支撑更高的算力密度。这项技术经过约五年研发，已具备向客户交付的工程化能力。与部分企业自研通用AI芯片的路径不同，博通选择深度参与客户定制，从架构设定到物理版图实现都与客户协作，由工程团队将概念设计转化为晶圆代工厂可制造的版图和封装方案，形成了"定制化设计服务+先进封装落地"的商业模式。 首个落地客户是富士通。富士通正在测试工程样片，计划今年晚些时候量产采用堆叠技术的芯片，首先面向数据中心，未来也可能拓展到超级计算等更高端应用。该芯片由台积电代工，采用不同制程节点芯片的融合封装，反映了异构集成在性能和成本之间的平衡价值。博通预计到2027年累计至少销售100万颗基于该堆叠方案的芯片，出货来源不限于单一客户项目，还包括其他客户的多款定制设计。当前客户导入积极，有关技术正从试点走向规模化部署。 从产业竞争格局看，先进封装正成为提升算力密度的重要手段，定制芯片和系统级优化加速崛起。博通AI相关芯片业务在本财年首财季预计实现同比显著增长，反映出云计算和头部科技企业对定制化、高能效方案的实际需求。不过行业整体仍受制于产能协同、良率爬坡和供应链组织能力的制约。堆叠和异构集成对制造、封装、测试提出了更高要求，产业链各环节的匹配度将直接影响交付节奏和成本结构。 为推进规模化商用，博通计划在今年下半年再交付两款采用该技术的芯片，2027年对另外三款产品进行工程验证，同时探索更复杂的堆叠设计，目标是实现最多八组双芯片堆叠，更提升集成度和带宽能力。对客户而言，堆叠封装提供了更灵活的制程组合空间，可在性能、功耗、成本和供应链可得性之间进行系统级权衡。对代工和封测体系而言，需要在先进制程、先进封装和测试验证上形成更紧密的协同，以保障大规模交付的稳定性和一致性。 3.5D/3D堆叠和异构集成有望在未来几年成为高端算力芯片的重要增长路径，推动数据中心硬件从单芯片性能竞争转向系统级协同优化。不过能否实现百万级出货目标，仍取决于客户项目落地节奏、产能和良率爬坡、封装和散热方案成熟度，以及下游资本开支周期和算力需求的变化。资本市场层面，相关芯片企业股价短期波动受行业情绪和宏观预期影响，但中长期竞争力最终还是要看技术可制造性、交付确定性和客户生态黏性等基本面。
博通的堆叠芯片技术代表了AI芯片设计的重要发展方向。通过创新架构和灵活的合作模式，为AI产业提供了新的解决方案。随着富士通等客户的量产应用，该技术的商业价值将深入得到验证。未来的关键在于如何在保持技术领先的同时扩大市场应用范围，这将决定博通能否进一步巩固竞争优势。