在上海的某所双非院校里，本科和硕士期间都没怎么接触过集成电路设计验证的我，从大学毕业后就一直没干过这行。工作经历里那一段挺曲折，当时正好赶上中兴的事把芯片短缺问题炒得火热，在汽车和半导体两个offer里我脑袋一热选了半导体。刚进上海的一家晶圆厂当工艺工程师那会儿确实觉得挺新鲜，可后面日子真的挺难熬，除了没完没了的巡检、半夜的支援电话，我的假期也被值班表给折腾得七零八碎。 为什么后来转行了？晋升那是真慢，这边论资排辈比岁数，新人想出头太难了。工作压力也巨大，设备万一损坏损失上百万可不是闹着玩的。身体更是垮得快，一年得干两三个月夜班不说，无尘室里那些化学品和辐射更是要命。大家嘴上常拿我调侃说我是管着天价机器的廉价人。 转折点是有次和室友聊天听说了培训班能跳到IC设计公司的事儿。我立马在淘宝上买了好几本书，《Verilog入门经典》就放在了最显眼的位置。扫描书封的二维码关注了个叫“路科”的公众号，刚点开那场直播就被路桑那股自信给镇住了——原来不读相关专业也能混这一行。2月份定了目标，3月份我就报了V2pro春季班。 这学习过程真是痛苦并快乐着。数字电路和Verilog得打基础，我给自己定了两个死规矩：不懂就回去翻视频重学，代码跑不通就重新敲一遍。我每天只要求进步一点点就行。曾国藩那句“打得过就是好汉”被我贴在电脑屏幕旁当鸡血用。后来我还学会了用思维导图和打卡来复盘思考的问题和以后的用法。 三个月后我自己能写UVM序列了、能搭验证平台了、还能跑覆盖率了——这些以前在晶圆厂想都不敢想的事居然都成了现实。 学完V2.1、V2.2还有Pro补充内容之后我开始疯狂海投：拉勾、BOSS、智联这些平台都投了一遍。结果可想而知——简历石沉大海没人理我。那段时间我又翻出曾国藩家书里的那句话：“受挫辱之时，务须咬牙励志。” 我白天上班晚上复习周末还要去面试。第二次技术面的时候我拿出了自己的覆盖率报告和UVM类图给HR看，她当场拍板说要我来上班了。 现在的我终于不用再半夜被产线电话吵醒了。很多人焦虑环境不好、学历不够或者年龄大了。可事实是环境我们改变不了但知识我们可以多学点。每天多学一点积少成多；每关多过一坎聚沙成塔。 如果你也在门外徘徊记得这句话：起点不重要坚持才重要证书不是万能但却是门票面试会被虐但拒绝学习才是死刑愿你也能把“门外汉”三个字改写成“主控台”三个字。